IDT, 업계 최초의 ‘Statistics Engine’ 선보이며 IP 기반 네트워크의 성능 가속화
디자이너는 이 새로운 단일칩 디바이스를 통해 IPv4에서 IPv6로 전환하는 등의 IP 기반 서비스 요건을 충족시키는 것은 물론, 스트리밍 미디어와 온라인 게임과 같이 대역폭 사용량의 정확하고 광범위한 추적이 수익과 직결되는 콘텐츠 중심의 서비스 및 이와 관련한 연산 집약적 기능을 개발하는데 집중할 수 있게 되었다.
IDT 시스템 기술 그룹의 마이클 밀러(Michael Miller) CTO 겸 부사장은 "이번 ‘Statistics Engine’의 발표는 IDT가 시스템 레벨 애플리케이션에 대한 지식과 자사가 지닌 다양한 기술을 결합하여 성능 및 비용 효과를 향상시키면서 가치를 더한 솔루션을 선보이려는 지속적인 노력의 일환"이라며, "지금 세대의 패킷 프로세서와 함께 10G(OC-192) 에지/액세스/메트로 라우터를 디자인하려는 고객은 수천 개의 고객 플로우(customer flow)를 지원하기 위한 회선 속도를 달성하는 데 어려움을 겪게 될 것이다. 이러한 작업에는 차별화된 서비스가 필요하며, 단일 프로세서 디자인의 회선 속도로 서비스 품질을 유지하는 동시에 서비스의 요건을 충족시킨다는 것은 거의 불가능한 일이다. 하지만 IDT의 ‘Statistics Engine’은 프로세서 소자가 성능을 제한하는 외부 버스 처리에 묶여 있지 않도록 함으로써 고객이 시스템 성능 문제를 해결하는 과정에 중요한 역할을 하게 될 것"이라고 덧붙였다.
세미코 리서치(Semico Research)사의 밥 메리트(Bob Merritt) 부사장은 "업계에서 패킷 스위치 네트워크를 통한 첨단 서비스를 계속적으로 개발함에 따라 Statistics 모니터링 작업의 중요성이 크게 부각되었으며, 서비스 공급업체는 VoIP 및 기타 컨텐츠 중심의 서비스 같은 애플리케이션에 안정적인 대역폭을 제공하는 데이터가 절실한 상황"이라며 "IDT의 ‘Statistics Engine’은 시장의 주요 요구를 해결하는 동시에 기존의 Statistics 수집처리 솔루션을 능가하는 다양한 이점을 제공한다"고 밝혔다.
에지 및 액세스 장비는 오늘날의 NPU 및 ASCI의 스토리지 요건을 뛰어넘는 수천 개의 고객 Flow를 추적해야 하므로 오프칩(Off-chip) 스토리지가 필요하다. 하지만 1GHz 이상의 속도로 작동하는 오늘날의 내장형 프로세싱 소자를 사용할 경우, Flow Statistics를 내기 위해 패킷 당 다수의 외부 멀티 클럭 읽기 주기에 얽매이게 되어 많은 비용이 든다. 이러한 지연이 발생하면 대개 프로세서가 컨텍스트 스위치(context switch)를 빠져나가야 하므로 복잡성과 오버헤드가 가중되어 디자인 예산을 초과할 수 있다. IDT의 “Statistics Engine”은 추가적인 데이터 경로 프로세서 주기(64비트 카운터 업데이트)를 800회까지 덜어 주도록 설계된 64비트 통합 ALU(Arithmetic Logic Unit)를 사용하여 Statistics 계산에 필요한 네트워크 프로세서 주기를 90%까지 향상시켜 준다. 이를 통해 디자이너는 패킷 처리 회선속도(Line rate)를 높이는 것은 물론 패킷 검사를 보다 정밀하게 수행하여 새로운 IP 기반 서비스를 지원할 수 있다.
IDT의 “Statistics Engine”은 이러한 ALU 및 향상된 멀티포트 메모리 셀 아키텍처가 결합되어 특허 출원 중인 혁신적인 "파이어 앤 포겟(fire-and-forget) 작동으로 여러 카운터를 업데이트할 수 있다. “파이어 앤 포겟”은 기존의 읽기/수정/쓰기 순서를 대체하는 최소 단위 작동으로, 프로세서 소자가 클럭 주기당 네 개 카운터까지 액세스하여 업데이트할 수 있도록 해 준다. 또한 이러한 "파이어 앤 포겟" 작동을 통해 QDR-II 대역폭이 87%까지 향상됨으로써 특히 시간이 많이 소모되는 전통적인 코딩 방식에 의존했던 소프트웨어 개발자에게 상당한 도움이 될 것으로 예상된다.
또 “Statistics Engine”은 향상된 멀티포트 메모리 셀 아키텍처를 가짐으로써, 대기 시간이 짧아 5ns마다 여러 번의 Statistics 업데이트가 필요한 동작을 위해서 일관성을 유지하기 때문에 10G 이상의 회선 속도에 적합할 뿐 아니라 설정이 가능한 64/32비트 ALU는 성능에 영향을 주지 않으면서 기존의 32비트 동작을 64비트 동작으로 업그레이드해야 하는 시스템에 유용하다. 512K 32비트 카운터 또는 256K 64비트 카운터로 구성할 수 있는 이러한 옵션을 통해 온칩(On-chip) 메모리 자원을 회계 및 정산 작업 등의 시스템 애플리케이션에 맞게 효율적으로 분할할 수 있다.
IDT의 “Statistics Engine”은 단일 칩의 상용 솔루션이기 때문에 보드 개발자는 시스템 비용 및 보드의 복잡한 설계를 줄이고 제품의 양산 시점을 앞당기는 이점을 얻을 수 있다. 또한 이 디바이스는 x18 B2(burst-of-two) QDR-II SRAM에도 들어갈 수 있어 보드 디자인을 용이하게 하는 것은 물론 네트워크 시스템 분야에서의 표준화 추세에 발맞출 수 있다.
IDT의 “Statistics Engine”은 576볼의 RoHS 준수 플립칩 패키지로 제공된다. 이 신제품은 현재 샘플링 중이며 http://www.IDT.com에서 제품 관련 정보 및 세부 백서를 얻을 수 있다.
웹사이트: http://www.idt.com
-
2014년 7월 14일 09:30
