알테라, 진보된 신호무결성 기술 EDA 파트너社 툴에 접목

뉴스 제공

2007-01-25 09:42

서울--(뉴스와이어)--알테라 코퍼레이션 (NASDAQ:ALTR)은 오늘, EDA 파트너社들이 Stratix? II GX FPGA에서 신호 무결성 설정을 평가할 필요가 있는 디자이너들에게 자신들의 툴에서 알테라의 PELE (Pre-emphasis and Equalization Link Estimator - 프리엠퍼시스 및 균등화 링크 평가) 기술을 제공할 수 있도록 협력하고 있다고 발표했다. 멘토 그래픽스社는 PELE를 자사의 툴 플로우에 통합하는 최초의 EDA 파트너이다. 처음에는 알테라 내부의 신호무결성 전문가들만 사용했던 PELE는 Mentor Graphics?의 HyperLynx 툴과 결합되어 고속 시스템 설계 엔지니어들이 몇 시간 내에 시스템 성능을 시뮬레이션하고 예측할 수 있도록 만드는데, 과거에는 테스트를 통해 성능을 확인하는 데 몇 달이 걸리기도 했다.

알테라의 고성능 FPGA 제품 마케팅 선임이사인 데이비드 그린필드(David Greenfield)는 “PELE를 우리 EDA 파트너들의 디자인 툴에 통합시키는 것은 고객들이 멀티-기가비트 트랜시버를 더 빨리 디자인하고 시장에 출시하는데 있어 결정적인 발전이다. 알테라는 고객들이 최대한 생산적인 방법으로 차세대 시스템을 개발하는 것을 돕는 툴을 제공하기 위해 최선을 다하고 있다”고 말했다.

작동 원리

MATLAB에 기반해 광범위한 Stratix II GX 멀티-기가비트 트랜시버 모델을 사용하는 PELE 기술은 고객 시리얼 채널의 독립적으로 추출되거나 측정된 주파수-도메인 (frequency-domain) 특성을 사용해, 각 채널 특성을 위한 최적의 신호무결성 설정을 찾는다. 이로 인해 Stratix II GX FPGA를 위해 최적의 신호 무결성 설정을 결정할 때, 600Mbps부터 6.375Gbps사이에서 작동하는 최대 20개의 저전력 트랜시버를 통합해 추측을 해야만 하는 과정이 필요 없어진다.

멘토 그래픽스社의 마케팅 이사인 댄 본첼라(Dan Boncella)는 “HyperLynx와 알테라의 PELE 기술의 조합은 우리의 공통 고객들이 가장 진보된 시스템을 디자인할 수 있는 최첨단 툴을 제공한다. 이러한 역량은 사용자들이 디자인 주기를 짧게 하면서 시스템 성능을 최적화 할 수 있도록 만든다”고 말했다.

HyperLynx 디자인 툴은 사용자들이 회로 보드나 Molex 社의 새로운 I-Trac 백플레인 시스템과 같은 백플레인 레이아웃의 고속 인터커넥트로부터 주파수-도메인의S-매개변수 특성을 추출할 수 있게 한다. 알테라의 PELE 기술이 멘토의 디자인 플로우에 임베디드 되는 방법은 파일 호환성을 보장한다. PELE는 HyperLynx 또는 고객이 측정한 데이터로부터 직접 주파수 도메인 S-매개변수 파일을 불러 들여, 멘토의 ELDO 아날로그 시뮬레이터를 직접적으로 구성함으로써, 생산성을 대폭 향상시키고 디자인 위험을 줄인다. 그리고 나서 사용자들은 Stratix II GX ELDO 모델 아웃풋을 구하고, 매우 짧은 시간 안에 비트 에러율 (BER - bit error rate)과 아이(eye)를 예측할 수 있다.

Stratix II GX FPGA에 대한 더 자세한 정보는 www.altera.com/stratix2gx에서 구할 수 있다. PELE에 대한 정보는 www.altera.com/pele에서 구할 수 있다.

웹사이트: http://www.altera.com