알테라 Stratix III FPGA, 업계 최초로 새로운 JEDEC DDR3 SDRAM 표준을 100% 준수
이런 종류의 어플리케이션들은 데이터 처리량이 많아 최적의 메모리 성능을 위해 신속하고 효율적인 메모리 액세스가 필요하다. JESD79-3 JEDEC DDR3 SDRAM 표준을 준수하면 DDR3 메모리의 낮은 1.5V 소비전력에서 동작하므로 현존하는 DDR 응용 프로그램과 소프트웨어 호환성을 유지하면서 동시에 30% 정도 전력 소모량을 감소시키고, 성능이 더 빨라지며, 차세대 시스템을 위한 메모리 집적도를 제공할 수 있다.
Stratix III FPGA는 I/O 엘리먼트에 직접 내장된 read/write leveling 기능을 지원한다. 이를 통해 JEDEC의 write leveling 규약을 준수하고 FPGA fabric에 도달하는 데이터 배열을 수정할 수 있다. 삼성, 하이닉스, 엘피다, 마이크론, 키몬다 등의 DDR3 DRAM 생산업체들은 최종 제품에 광범위하게 쓰이는 다양한 속도 및 집적도의 DDR3 메모리를 보유하고 있다.
알테라의 마케팅 이사인 루이 렁 (Louie Leung)은 “고객의 향후 디자인 요구를 이해하고, JEDEC 표준 위원회와 긴밀히 협조한 결과, Stratix III FPGA가 DDR3와 호환될 수 있도록 read/write levelling 기능을 포함하였다. 이제 우리 고객들은 DDR3를 이용해 성능을 향상시킬 수 있을 것이다”라고 말했다.
DDR3에 사용된 fly-by termination은 신호 무결성을 향상시키지만 클럭과 데이터 시그널 간의 flight time skew (신호 도착 시간 오차)를 발생시킨다. 알테라는 고속연산을 위해 staggered DQ 시그널을 제공함으로써 앞에서 발생된 스큐를 보완하였다.
DDR3메모리는 오늘날 많은 메모리 응용 프로그램이 필요로 하는 낮은 소비전력 및 고성능에 대한 요구를 만족시킨다. Stratix III FPGA는 최대 1,104개의 사용자 입출력 핀에서 DDR3 SDRAM 고속 외부 메모리 인터페이스를 지원하는데 이 사용자 입출력 핀은 24개의 모듈형 입출력 뱅크에 배치되어 있으며 모든 입출력 뱅크는 전용 DQS logic을 가지고 있다. 또한 각 입출력 핀에는 최고의 DDR3 성능을 위해 31개의 입출력 레지스터가 내장되어 있다. Stratix III는 최대 400Mhz의 클럭 속도 및 최대 800Mbps 데이터 전송 속도의 DDR3를 지원한다.
Stratix III FPGA를 사용하여 개발 시, www.altera.com/download에서 다운로드 받을 수 있는 Quartus II 디자인 소프트 웨어 버전 7.1 한정판을 사용하여 디자인하게 된다. Stratix III FPGA는 8월부터 출하될 예정이다.
DDR3 SDRAM 표준은 특성, 기능, AC/DC 특성, 패키지 및 ball/signal 배치에 관한 내용을 포함하고 있다. 이 표준은 JEDEC과 호환되는 512Mbit에서 8Gbits 용량의 x4, x8 및 x16 DDR3 SDRAM 장치가 만족해야 할 최소 요구사항 일체를 정의하고 있다. JEDEC은 업계를 선도하는 반도체 표준화 기구이다. 지난 달에 발표된 DDR3 표준은 JEDEC 홈페이지, www.jedec.org에서 구할 수 있다.
웹사이트: http://www.altera.com
연락처
SMC 호애진 02-3445-3621
올인원 PR 플랫폼
기자 발굴부터 성과 측정까지 PR 업무 시간을 절반으로
-
2008년 12월 22일 09:42
관련 분야
