액텔의 반도체통합설계 소프트웨어 Libero 6.1 IDE
Libero 6.1 IDE는 다양한 성능과 자원 최적화 및 각종 편리한 기능들을 포함하고 있는데, 이들은 지원업체(third-party) 설계 도구들과 조합되어 시뮬레이션, 합성 및 P&R(place-and-route ; 배치연결) 등을 통해 효율적이고 끊김없는 설계흐름을 제공한다.
이 소프트웨어는 ProASIC3 및 ProASIC3E 소자들의 온칩 플래시롬(FROM) 같은 독특한 아키텍처 기능들을 활용할 수 있도록 최적화되어 있다. 온칩 플래시롬은 FPGA 코어와는 별도로 손쉽게 독립적인 프로그래밍이 가능하다.
액텔의 앤티퓨즈/도구 마케팅담당 이사 살로니 하워드 새린(Saloni Howard-Sarin)은 "플래시롬을 탑재한 업계 최초의 FPGA이자 수많은 고급기능의 주체로서, ProASIC3/E 소자들은 매우 낮은 가격임에도 불구하고 설계자들이 미처 예상하지 못했던 놀라운 기능성을 제공하고 있다."며 "액텔은 Libero IDE 6.1이 모든 반도체 기능들을 100% 활용할 수 있도록 보장하기 위해 혹독하고도 직관적인 설계환경에서 이 고급 도구모음을 수개월 동안 강도높게 시험해 왔다."고 밝히고 "결과적으로 우리 고객들은 확신을 갖고 이들 차세대 소자에 최적화된 성능을 향유하게 될 것"이라고 말했다.
◆ 간결한 설계흐름이 업계최초의 FPGA 플래시롬에 생명력 불어 넣어
Libero IDE는 설계자들이 ProASIC3/E의 FROM 기능이 가진 잇점을 충분히 활용할 수 있도록 혁신적인 새 기술들을 적용하고 있다. 이를테면, 소자 번호붙이기, 인터넷 프로토콜(IP) 어드레싱, 버전 통제 같은 응용기능들을 위해 FPGA 코어와는 별도로 독립적인 프로그래밍을 손쉽게 할 수 있다는 점을 들 수 있다.
새로 추가된 기능인 FlashPoint Programming File Generator는 소자 번호붙이기 같은 미리 설정된 FROM 매크로들을 통합해 주기 때문에, 고객들이 직접 FPGA 구성들과 FROM 프로그래밍 파일을 합칠 수가 있다. 이 기능은 또 시큐리티 헤더나 암호화 키 및 FlashLOCK 보안 같은 FROM 컨텐츠의 암호화 기능들을 모두 사용할 수 있도록 해 준다.
FlashPoint 소프트웨어를 사용하면, ProASIC3/E 설계 공정을 끝낸 후에도 ProASIC3/E 코어 로직의 보안성을 그대로 유지하면서 FROM의 기능을 바꿀 수가 있다.
액텔의 ACTgen 코어 빌더는 다양한 FROM 컨텐트 옵션들의 손쉬운 수행과 끊김없는 흐름을 위해 HDL(Hardware Description Language)로 연결되는 통합적인 사용자 인터페이스를 제공하고 있다. 특정용도의 FROM 어플리케이션들을 데이터 케이블을 통해 입력하거나 텍스트 파일로 읽을 수도 있다. 사용자들은 또한 프로그래밍 과정 중에 자동으로 번호를 증가 또는 감소시켜 주는 내장 기능을 설정할 수도 있다. 이 기능은 특정 용도를 위해 각 소자에 특별한 일련번호를 부여할 수 있도록 해 준다.
◆ 첨단의 PLL(Phase Lock Loop) 구성
ACTgen 코어 빌더는 정확한 PLL 파라미터 설정을 아주 쉽게 하기 위해 광범위한 PLL 프로그래밍 옵션들을 제공하는 새로운 "비주얼 PLL" 인터페이스를 갖게 됐다. ProASIC3/E 소자의 커스터마이저블 클럭 컨디셔닝 회로를 사용해서, 주파수와 피드백 설정을 조정하고, "주문형" PLL 구성도를 통해 클럭 어플리케이션들을 위한 다양한 상세 파라미터들을 설정할 수가 있다.
◆ ProASIC3/E 기능 최적화
Libero 6.1 IDE는 MultiView Navigator I/O Attribute Editor를 포함하고 있다. 이 기능은 ProASIC3/E 소자 안에 있는 최대 19개까지의 I/O 표준을 손쉽게 선택하고 프로그램 할 수 있게 해 주기 때문에, 물리적인 수행 과정을 한층 간결화 할 수 있다.
이 도구모음은 또한 ProASIC3/E VersaNet Global Network을 완벽히 지원하므로, ProASIC3/E FPGA 내에서 최대 252개까지의 서로 다른 내부 혹은 외부 클럭들을 매핑할 수 있다.
ChipPlanner와 Physical Design Constraints (PDC) 및 Magma PALACE (Physical and Logical Automatic Compilation Engine) 같은 물리합성 도구들도 VersaNet Global Networks을 완벽히 지원하고 있으므로, 모든 물리적 강제 흐름을 간편하게 이용할 수 있다.
Synplicity의 Synplify 및 Magma의 PALACE 툴들과 조합을 이루고 있는 Libero 6.1 Timing Driven Place and Route는 ProASIC3/E 제품이 그 어느 가치기반의 FPGA에 비해서도 최고 수준인 66MHz 64비트 PCI 성능을 확실히 나타낼 수 있도록 해 준다.
◆ 가격 및 제품 공급
액텔의 Libero 6.1 IDE는 Platinum 및 Gold, Silver 등 세가지 형태로 공급된다. Platinum 버전은 2495 달러, Gold 버전은 595 달러이며, Silver는 무료 버전이다. 세가지 모두 1년 단위로 라이선스가 갱신된다. 가격 및 제품공급에 관한 자세한 사항은 액텔로 문의하면 된다.
◆ Libero IDE (Integrated Design Environment ; 통합설계환경)에 대해
액텔의 Libero 6.1 IDE는 Magma, Mentor Graphics, SynaptiCAD, Synplicity 등과 같은 유명 EDA(Electronic Design Automation) 업체들의 툴들과 액텔의 자체 개발 툴들을 하나의 FPGA 개발 패키지로 묶은 통합설계 솔루션이다. Libero 통합툴은 혼합모드를 지원하기 때문에, 하나의 디자인 속에 하이 레벨 VHDL이나 스키매틱 모듈을 갖는 Verilog HDL 랭귀지 블록들을 혼용해서 설계할 수 있다.
◆ 액텔에 대해
액텔(Actel Corporation)은 앤티퓨즈와 플래시 기반의 FPGA, 고성능의 IP 코어, 초고속 통신 제품을 위한 디자인 서비스와 소프트웨어 개발 툴, ASIC 대체품 및 인공위성 관련 제품 등을 포함하는 혁신적인 프로그램형 로직 소자들을 공급해 오고 있다. 1985년에 설립됐고 현재 전세계의 종업원수는 약 500여명이다. 나스닥(Nasdaq)에는 ACTL이란 기호로 상장돼 있다. 본사는 미국 캘리포니아주의 마운틴뷰에 있다. 홍콩, 도쿄와 서울에 지사를 두고 있으며, 중국전역을 포함해 아시아의 주요 지역에 광범위한 유통망을 형성해 운영하고 있다.
액텔 본사 홈페이지 : www.actel.com
웹사이트: http://www.actel.com
연락처
메타피알 이용희 실장 (02-2279-0591 / 018-334-7680 / 이메일 보내기 )