알테라와 시놉시스, ASIC 디자인에서 사용 가능한 Nios II 프로세서 IP 코어 공동 제공
리오닉社(Lionic Corporation)의 회장인 에릭 루(Eric Lu)는 “우리는 지난 수년 동안 ASIC의 형태로 된 Nios II 프로세서 코어에 기반한 제품을 보급해 왔다. ASIC에 최적화된 Nios II 프로세서 코어, 이를 지원하는 DesignWare IP, 그리고 시놉시스가 제공하는 동급 최고의 디자인 및 시뮬레이션 툴의 조합으로 인해 우수한 품질과 가장 짧은 제품 출시기간이 보장될 것이므로 알테라와 시놉시스가 제공하는 새로운 솔루션을 환영한다”고 말했다.
독일 에를랑겐(Erlangen)에 위치한 프라운 호퍼 IC 연구소의 IC 디자인 디지털 시스템 부서장인 칼하인츠 롱에(Karlheinz Ronge)는 “우리는 FPGA 디바이스를 대상으로 하는 수많은 프로젝트에 알테라의 Nios II 프로세서 코어를 사용해 왔다. 시놉시스를 통해 FPGA와 스트럭처드 ASIC외에 표준 셀 ASIC을 위한 Nios II 프로세서 코어도 사용할 수 있는 옵션을 가짐으로써 이 강력하고 유연한 프로세서 코어를 대량 애플리케이션에도 사용할 수 있게 되었다”고 말했다.
DesignWare Star IP 프로그램은 설계 엔지니어들이 선도 Star IP 제공업체들에 의해 개발된 고성능, 고부가가치 프로세서 및 DSP코어를 사용할 수 있도록 한다. 시놉시스는 재사용이 가능한 디자인, IP 패키징 방법론, 디자인 플로우 등 분야에서 축적한 핵심 경쟁력을 활용함으로써, ASIC 구현을 위해 최적화되었으며, 구성 및 완전한 합성이 가능한 버전의 Nios II 프로세서 코어를 제공할 것이다. 설계 엔지니어들은 이 코어를 파운드리 및 그들이 선택한 공정기술에서 사용할 수 있을 것이다. 이 재사용 가능한 코어를 툴, 지원, 디자인 서비스 및 부가적인 핵심 SoC IP 빌딩 블록으로 이루어진 최고의 시놉시스 포트폴리오와 결합함으로써, 시놉시스는 설계 엔지니어들에게 Nios II 프로세서 기반 ASIC 및ASSP를 현실화시킬 수 있는 견고한 솔루션을 제공한다.
알테라의 아시아 태평양 지역 마케팅 이사인 루이 렁(Louie Leung)은 “Nios II 프로세서 코어는 가장 널리 사용되는 FPGA 기반 프로세서일 뿐 아니라, 자신들의 디자인을 구현하는 반도체 옵션으로 이 프로세서에 대한 고객들의 수요가 계속적으로 늘어나고 있다. 우리의 다목적 Nios II 프로세서 코어와 시놉시스가 보유한 ASIC IP 및 디자인 분야의 강점이 합쳐져 고객들의 요구에 부합하는 강력한 솔루션이 탄생했다”고 말했다.
시놉시스의 IP 및 서비스 마케팅담당 선임 이사인 존 키터(John Koeter)는 “알테라와 시놉시스가 협력해 Nios II 프로세서 코어를 DesignWare Star IP 프로그램에 포함시킴으로써, 더 광범위한 ASIC 고객들이 더 다양한 애플리케이션에서 이 코어를 사용할 수 있게 되었다. 설계 엔지니어들은 이제 업계 표준 ASIC 디자인 플로우에서 Nios II가 가진 구성 가능성과 확장성을 이용할 수 있으며, 시놉시스 솔루션만을 이용해ASIC IP, 지원 및 서비스에 대한 모든 필요를 해결할 수 있다”라고 말했다.
Nios II 프로세서 코어의 합성 가능한 버전은 2008년 1사분기부터 시놉시스를 통해 구입할 수 있다.
웹사이트: http://www.altera.com
연락처
SMC 호애진 02) 3445-3621 019-382-9922 이메일 보내기
