하이닉스반도체, R&D로 수익성 1위 탈환한다
54나노 1Gb DDR2 D램
1G GDDR5 그래픽스D램
또한 300mm 웨이퍼 R&D FAB인 R3라인에 구리공정 인프라를 구축하여 차세대 공정기술 개발을 효과적으로 할 수 있게 되었고, 30나노급 이하 공정기술 개발을 위해 유럽 최대 나노 기술 연구기관인 IMEC과 전략적 제휴 체결, 차세대 메모리 반도체인 Z램과 P램 개발을 위한 라이센스 계약을 각각 이노베이티브 실리콘社(Innovative Silicon ISI S.A), 오보닉스社(Ovonyx, Inc.)와 체결하는 등 미래기술을 확보할 수 있는 기반을 마련한 바 있다.
하이닉스는 이와 같은 2007년도의 R&D 성과를 기반으로 2008년에는 수익성 1위를 탈환하기 위해 R&D 역량을 더욱 강화하여 최고 수준의 경쟁력 있는 기술개발에 집중할 것이라고 10일 밝혔다.
이를 위해 경쟁우위의 기술개발과 지속성장을 위한 미래기술을 확보하는 한편, 고효율·저비용 구현을 위한 업무혁신과 창조적 연구역량을 강화한다.
하이닉스는 기술경쟁력에서 우위를 확보하기 위해 D램의 경우, 신규 기술이 전개될 때마다 웨이퍼 1장에서 생산 가능한 칩수(Net Die)를 45% 이상 증가시키고, 공정기술 개발기간도 1분기 이상 단축시킬 예정이다. 또한 신제품의 공정증가율을 최소화하고, 54나노 1Gb DDR2 제품을 이르면 2분기에 개발하여 3분기부터 양산하고, 44나노 1Gb DDR3 제품도 금년에 개발에 착수하여 내년 상반기에 완료할 계획이다.
낸드 플래시의 경우 48나노에서 20나노까지의 기술 개발을 연속선상에서 동시에 진행해 연구개발의 효율성을 증대하고 적기에 제품을 개발할 계획이다. 이에 따라 업계 최초로 40나노급 공정인 48나노 제품을 1분기에 개발해 2분기부터 양산체제에 들어가며, 41나노 제품도 연말에 개발하여 업계 선도회사로 도약한다는 목표이다. 그리고 차세대 저장장치로 부각되고 있는 SSD(Solid State Disk)도 하반기부터 128GB 제품 등을 본격 출시함으로써 고객의 요구에 적극 대응할 예정이다.
또한 DDR3 서버 시장 선점, 그래픽스 D램 제품의 주요 고객 인증 획득, 모바일 D램의 고객 확대 등 고부가가치 제품의 비중도 50% 이상으로 확대하여 수익성을 더욱 제고할 계획이다.
하이닉스는 2010년부터 차세대 반도체인 P램, STT램, Re램 등을 적극 개발하여 지속성장을 위한 미래기술도 확보한다는 로드맵을 가지고 있다. 이러한 로드맵을 통해 차세대 메모리분야에서도 업계를 선도할 수 있는 기반을 마련한다는 목표이다.
더불어 제품개발 기획단계부터 제조까지 모든 업무 프로세스를 통합 관리할 수 있는 혁신시스템을 도입하여 제품의 개발 시기를 단축하는 한편, 낭비요소를 제거할 수 있는 COPQ(Cost of Poor Quality) 체계를 구축하고 연 30% 이상의 기회비용을 절감할 계획이다. 또한 주어진 문제를 극복하고 혁신적인 해결방안을 얻을 수 있는 창의적 문제해결 이론인 트리즈(TRIZ)를 적극 업무에 도입하여 창조적 R&D 역량을 강화한다고 덧붙였다.
하이닉스는 중장기 발전을 위한 R&D 투자에도 적극적이다. 연구개발 투자를 지난해 매출액 대비 6% 에서 금년에는 약 8% 수준으로, 2009년에는 10%까지 확대하여 경쟁우위의 기술개발 및 미래기술 확보에 R&D 역량을 집중할 예정이다.
웹사이트: http://www.skhynix.com
연락처
하이닉스반도체 대외협력실 홍보팀 이청아 02-3459-5330, 010-2071-2090 이메일 보내기