네트워킹용 차세대 시스템온칩 IC를 위한 ST마이크로일렉트로닉스의 32nm 설계 플랫폼

뉴스 제공

2010-06-04 12:15

서울--(뉴스와이어)--고성능 시스템온칩 (SoC) IC의 세계적 선도기업인 ST마이크로일렉트로닉스 (www.st.com, 한국 지사장 강성근)는 네트워킹 애플리케이션용 첨단 ASIC (application-specific integrated circuit)을 설계하고 개발하기 위한 32nm 기술 플랫폼을 본격적으로 공급한다고 밝혔다.

ST의 32LPH (Low-Power High-performance) 공정 기술을 채택한 이 새로운 32nm SoC 설계 플랫폼의 핵심은 32nm ‘벌크’ 실리콘으로 구현한 업계 최초의 SERDES (Serializer-Deserializer, 병렬-직렬 송신회로) IP이다.

200mm2 이상의 대형 ASIC 설계를 지원하는 ST의 새로운 32nm 32LPH ASIC 설계 플랫폼은 고성능, 높은 복잡성, 낮은 전력 소비, 기능 블록당 낮은 실리콘 면적 등의 전례없는 성능의 조합을 구현하였다. 이 플랫폼은 엔터프라이즈 스위치, 라우터, 서버 등의 고성능 애플리케이션과 광 교차 접속 및 무선 인프라 애플리케이션에 이용되는 차세대 네트워킹 ASIC의 설계 시간을 단축하도록 설계되었다.

ST의 그룹 부사장겸 네트워킹 및 스토리지 부문 총괄 본부장인 리카르도 페라리 (Riccardo Ferrari)는 “ST는 32LPH 플랫폼을 도입함으로써, 갈수록 높아지는 성능 요구를 충족하면서도 매우 까다로운 전력 소비 및 실리콘 통합 성능을 발휘하는 고집적 ASIC이 필요한 통신 및 인프라 애플리케이션용 차세대 장비를 실현하고 있다. 현재 고객들이 이 플랫폼에 높은 관심을 보이고 있으며, 이미 주요 디자인에 채택되고 있다”고 설명했다.

S12라고 하는 ST의 SerDes IP는 엄선된 주요 고객들의 개발 제품에 성공적으로 시연되고 있는 핵심 IP이다. S12 IP는 네트워킹 애플리케이션 용의 ASIC 개발을 위한 핵심 기술로서, 네트워킹 장비 디자인에서 칩-대-칩, 칩-대-모듈, 백플레인 통신을 구현한다.

ST마이크로일렉트로닉스의 기술 R&D 그룹 부사장이자 핵심 CAD & 설계 솔루션 총괄 책임자인 필립 마가색 (Philippe Magarshack)은 “ST는 차세대 선도적 ASIC 하향식 설계 방법론 뿐만 아니라 ST가 이전 기술 노드로 수년에 걸쳐 성공적으로 개발해온 SERDES 및 임베디드 DRAM 등의 모든 검증 IP를 포함해서, 32nm 벌크-실리콘 공정 기술을 적용한 포괄적인 설계 플랫폼을 통신 인프라 시장에 도입한 최초의 실리콘 공급사이다. ST의 프랑스 크롤 (Crolles)에 있는 기술 R&D 센터 덕분에 저전력 기술로 네트워킹 애플리케이션의 고성능 요구를 충족하면서 대량 생산의 모든 비용 상의 이점을 실현해 주는 32LPH 플랫폼을 단기간내에 완성할 수 있었다. 뿐만 아니라 주요 EDA 업체들과 협력함으로써 고속 가상 물리 프로토타이핑과 32nm 클래스 타이밍, 신호, 전력 무결성 승인 등의 ASIC 턴어라운드 시간을 예측할 수 있는 혜택을 네트워킹 업계 고객들에게 제공한다”고 말했다.

ST의 32LPH 프로세스 기술을 채택한 최초의 ASIC 시제품은 2011년 상반기에 선보일 예정이며, 양산은 2011년 하반기에 시작될 예정이다.

기술적 특징
네트워킹 애플리케이션을 위한 ST의 32LPH (Low-Power High-performance) 설계 플랫폼은 최대 10개 금속 층이 루팅 효율을 향상하도록 지원한다. 이 플랫폼은 ISDA 얼라이언스의 프레임워크에서 개발된 32nm High-K Metal Gate 공정기술을 기반으로 하는데, 여기에다 평방밀리미터에 10Mb 밀도의 임베디드 DRAM과 TCAM (Ternary Content Address Memory) 등과 같은 ST의 특정 IP 및 디바이스를 통합하였다.

SERDES (Serializer-Deserializer)는 일반적으로 여러 차례 집적으로 통하여 단일 ASIC 칩이 된다 (최대 200회). 이는 다음과 같은 ASIC간에 직렬 통신을 가능하게 한다:

· 동일한 전자 PCB 상의 IC들 또는 ASIC들 (칩-대-칩)
· ASIC과 원격 장비로 링크되는 광 모듈 (칩-대-모듈)
· ASIC과 물리 인터페이스 모듈 (칩-대-모듈)
· ASIC과 시스템 백플레인 – 백플레인은 장비 내의 내부적인 물리적 랙으로서 여기에 모든 시스템 카드가 탑재된다.

ST의 검증된 SERDES 아키텍처를 기반으로 한 S12 IP 매크로를 매크로당 최대 8개 12.5Gb/s 전송/수신 (Tx/Rx) 채널로 확장할 수 있다. S12는 플립칩 BGA 패키지로 최적의 풋프린트로 설계되었으며, 조만간 최대 14Gb/s 전송 속도에 달하는 S14 IP를 출시할 예정이다.

ST마이크로일렉트로닉스 개요
ST마이크로일렉트로닉스는 혁신적인 반도체 솔루션을 다양한 전자 애플리케이션 분야의 고객들에게 제공하고 있는 세계적인 선도업체이다. ST는 자사의 방대한 기술, 설계 전문기술 및 IP 포트폴리오 통합, 전략적 협력업체와 강력한 제조시설 등을 활용하여 멀티미디어 컨버전스 및 전력 애플리케이션 분야에서 명실상부한 선도업체가 되는 것을 목표로 하고 있다. ST의 2010년도 매출은 103억 5,000만 달러이다. ST에 대한 보다 상세한 정보는 www.st.com를 참조하라.

웹사이트: http://www.st.com