시놉시스-아테리스, 휴대폰 메모리 비용 줄이는 IP 솔루션 공동 개발
- 공동 MIPI-LLI(Low Latency Interface) IP 솔루션, BoM비용 및 휴대폰 회로기판 면적 감소 실현
MIPI-LLI 스펙은 최소 개수의 SoC 핀을 사용해 두 개의 칩 간에 고대역폭의 LLI (low-latency inter-chip, 반도체 칩과 칩 사이의 저지연) 커뮤니케이션을 가능케 한다. LLI는 MIPI M-PHY물리적 계층을 활용하며, USB SSIC, JEDEC UFS, MIPI CSI-3, DSI-2 및 DigRF v4등의 다른 5개의 프로토콜도 지원한다. LLI 인터칩 커넥션의 왕복 레이턴시는 휴대폰 모뎀이 충분한 쓰루풋과 캐쉬(cache) 리필을 위한 로우 레이턴시를 유지하면서도 애플리케이션의 메모리를 공유할 수 있을 정도로 빠르다. 따라서 휴대폰 제조업체들은 모뎀의 전용 램(RAM) 칩을 휴대폰 BoM에서 없앨 수 있게 된다. MIPI 의 LLI분과위원회는 이를 통해 인쇄회로기판 공간과 더불어 휴대폰 한 대당 약 2달러를 절감할 수 있어 기능을 추가하거나 더 작고 슬림한 기기를 제조할 수 있다고 밝혔다.
조엘 훌룩스(Joel Huloux) MIPI 이사회 의장은 “아테리스와 시놉시스는 적극적인 MIPI 멤버로서 MIPI M-PHY 와 MIPI LLI 확산을 돕고 있다”며 “MIPI LLI 도입 업체들은 아테리스와 시놉시스의 솔루션을 초기에 통합하여 사용하게 되면 시장진입을 단축하는데 도움이 된다”고 말했다.
이번에 선보인 공동 솔루션은 아테리스의 FlexLLI™ MIPI LLI 디지털 컨트롤러 IP와 시놉시스의 DesignWare® MIPI M-PHY IP로 구성되어 있다. 공동 솔루션의 검증과 테스트를 촉진하기 위해 결성된 아테리스와 시놉시스의 엔지니어링팀은 본 솔루션의 기능과 호환성 검증을 마쳤다.
아테리스의 찰리 자낙(Charlie Janac) 사장 겸 CEO는 “아테리스와 시놉시스의 MIPI LLI 공동 솔루션은 MIPI LLI를 도입하는데 있어서 가장 용이하고도 리스크를 줄일 수 있는 길”이라며 “아테리스와 시놉시스는 신속한 시장 출시 및 설계 리스크 최소화를 실현할 수 있는 고도로 통합된 LLI 솔루션을 양사 공동의 고객들에게 공급하기 위해 협력해왔다”고 말했다.
시놉시스의 존 키터(John Koeter) IP및 시스템 마케팅 부사장은 “아테리스와 시놉시스의 이번 MIPI LLI 솔루션은 양사가 함께 검증하여 고객들이 신속히 자사의 SoC에 통합할 수 있도록 준비가 된 고품질 IP를 제공함으로써 혁신적인 C2C(Chip-to-Chip) 인테페이스의 적용을 수월하게 해준다”며 “소비자 기기에 디스플레이, 카메라 및 광대역 이동통신 연결을 적용하고자 하는 수요가 증가하면서 SoC 설계자들은 반드시 DSI, CSI-2, D-PHY, DigRF 3G/v4 및M-PHY와 같은 MIPI 표준과의 호환성이 입증된 검증된 IP를 사용해야 한다”고 말했다.
제품 공급
아테리스와 시놉시스의 공동 MIPI LLI IP 솔루션은 일부 조기 지원 고객들을 대상으로 설계에 적용할 수 있도록 공급되고 있다. 본 솔루션을 적용한 시스템 하드웨어 또한 2012년 하반기에 선보일 예정이다.
아테리스의 FlexLLI MIPI LLI 디지털 컨트롤러 IP 에 대한 보다 자세한 정보는 www.arteris.com/lli 에서 확인할 수 있다.
시놉시스의 DesignWare M-PHY 의 특징, 성능 및 공급에 대한 보다 자세한 사항은 시놉시스에 문의하면 된다. DesignWare MIPI IP에 대한 보다 자세한 사항은 http://www.synopsys.com/IP/InterfaceIP/MIPI/Pages/default.aspx 에서 확인할 수 있다.
DesignWare IP에 대하여
시놉시스는 SoC를 위한 실리콘으로 검증된 고품질 IP 솔루션의 선도적 공급업체이다. 광범위한 DesignWare IP 포트폴리오에는 널리 사용되는 프로토콜, 아날로그 IP, 임베디드 메모리, 로직 라이브러리 및 컨피규러블 프로세서 코어를 위한 컨트롤러, PHY, 검증IP로 구성된 인터페이스 IP 전체 솔루션이 포함된다. 시놉시스는 소프트웨어 개발과 IP의 하드웨어/소프트웨어 통합을 지원하기 위해 드라이버, TLM(transaction-level model), 자사 IP 제품에 대한 다수 프로토타입을 제공하고 있다. 시놉시스의 HAPS® FPGA 기반 프로토타이핑 솔루션은 IP 및 시스템 맥락에서의 SoC 를 확인할 수 있도록 해준다. 시놉시스의 Virtualizer™ 버추얼 프로토타이핑 툴셋은 기존의 방법들과 비교해, 개발자들이 IP를 위한 소프트웨어나 전체 SoC를 조기부터 개발할 수 있도록 지원한다. 강력한 IP 개발 방법론과 더불어, 품질, IP 프로토타이핑 소프트웨어 개발 및 포괄적인 기술 지원에 대한 과감한 투자로, 시놉시스는 설계자들이 타임투 마켓을 앞당기고 통합 리스크를 줄일 수 있도록 지원한다. DesignWare IP에 대한 보다 자세한 정보는 http://www.synopsys.com/designware 에서 확인할 수 있다. 시놉시스 트위터는 http://twitter.com/designware_ip 이다.
시놉시스 회사소개
시놉시스(Synopsys, Inc. Nasdaq:SNPS)는 글로벌 전자 업계에 반도체 설계, 검증, 제조에 사용되는 소프트웨어, 지적자산(IP)과 서비스를 제공하는 전자 설계 자동화(EDA)분야의 세계적인 선두주자이다. 적용, 검증, IP, 제조, FPGA 솔루션으로 구성된 시놉시스의 포괄적인 통합 포트폴리오는 전력 및 수율 관리, 시스템에서 실리콘에 이르는 검증과 결과를 얻는 데 걸리는 시간과 같은 설계자와 제조사가 오늘날 직면하는 주요 문제들을 해결할 수 있도록 돕는다. 이러한 선도적 기술의 솔루션은 시놉시스의 고객들에게 비용과 일정에 따른 위험은 줄이면서도 최고의 제품을 시장에 신속히 내놓을 수 있는 경쟁력을 제공한다. 시놉시스의 본사는 캘리포니아주 마운틴뷰에 위치해 있으며 북미, 유럽, 일본, 아시아 및 인도에 약 70여개의 지사를 운영하고 있다. 시놉시스 관련 문의는 http://www.synopsys.com 참조.
MIPI 위원회에 대하여
MIPI 위원회는 모바일 기기용 인터페이스 스펙을 정의하여 전파하고 있는, 모바일 에코시스템까지 포함하는 글로벌 협업 조직이다. MIPI 스펙은 하드웨어 및 소프트웨어 인터페이스의 새로운 표준을 세워 혁신적인 신기술이 보다 빨리 모바일 분야 또는 반도체 산업 분야에 적용할 수 있도록 한다. 보다 자세한 설명은 www.mipi.org 에서 확인할 수 있다.
아테리스 개요
아테리스(Arteris, Inc.)는 다양한 범위의 애플리케이션용 SoC 반도체 어셈블리를 가속화 할 수 있는 NoC(Network-on-Chip) 인터커넥트 IP 및 툴을 제공하고 있다. Arteris 제품을 이용하면 IC, SoC 및 FPGA의 저전력, 고성능, 효율적인 설계 재사용 및 신속한 개발이 가능하다. 네트워크 전문가들로 설립된 아테리스는 미국 캘리포니아 써니베일(Sunnyvale)에 본사가 위치해 있다. 그 외 프랑스 파리에 엔지니어링 센터를 두고 있으며, 전 세계 사무소를 운영하고 있다. 아테리스는 ARM 홀딩스(ARM Holdings), 크레센도 벤처스(Crescendo Ventures), 도코모 캐피탈(DoCoMo Capital), 퀄컴(Qualcomm Incorporated), 시놉시스(Synopsys), TVM 캐피탈(TVM Capital) 및 벤테크(Ventech)와 같은 국제 투자자들로부터 투자를 받고 있는 유한회사이다. 상세 정보는 www.arteris.com 참조.
웹사이트: http://www.arteris.com
연락처
페리엔
박윤희 실장
02-565-6625
이메일 보내기
