사이덴스, TSMC의 16나노비터 FinFET 공정 기술용 OTP 비트셀 작동 시연
- FinFET 아키텍처 내에서 실행된1T-Fuse, 뛰어난 읽기 및 프로그램 능력과 프로그램된 셀 특성 선보여
사이덴스 창업자인 블로덱 쿠야노비스(Wlodek Kurjanowicz ) 최고기술경영자(CTO)는 “자사의 임베디드 원타임 프로그래머블 메모리 매크로는 0.18마이크로미터부터 28나노미터에 이르는 고객사들의 공정 설계에 도입되었으며 20나노미터 공정 노드(node)에서도 검증되었다”면서, “자사의 분리 채널 1T-OTP 매크로는 높은 확장성을 가지고 공정 노드를 축소할 수 있도록 설계되었다. 당사의 이론들이 FinFET 같은 새로운 트랜지스터 아키텍처에서 검증되어 만족스럽다”고 밝혔다.
3D 16nm FinFET 아키텍처는 20나노미터 공정에 쓰이는 표준 트랜지스터보다 높은 성능, 낮은 동적 전원과 작은 트랜지스터 지오메트리를 제공한다. 특히 작은 트랜지스터 지오메트리를 통해 설계자는 실리콘칩에 더 많은 기능을 삽입할 수 있다. 더욱 중요한 사실은 FinFET이 전통적인 평면 트랜지스터의 기기 확장성을 제한하는 짧은 채널 효과와 이에 뒤따르는 높은 누설 전류를 제거한다는 것이다. 이는 모바일 컴퓨팅과 커뮤니케이션, 사물인터넷(IoT) 네트워크용 고급 프로세서 노드의 높은 성능과 최소화된 전력 손실을 요구하는 세분시장에서 FinFET을 통한 기기 설계를 더욱 돋보이게 한다.
16나노미터 공정에서의 예비 테스트는 누설 전류가 10배 낮은 당사의 28나노미터 공정용 1T-OTP와 맞먹는 프로그래밍 전압으로 정확한 비트셀 작업을 증명한다. 프로그램된 비트셀 특성은 프로그램된 셀과 프로그램 되지 않은 셀 사이의 큰 격차와 후열처리 비트셀의 뛰어난 안정성으로 인해 20나노미터 공정이나 28나노미터 공정 비트셀 만큼 우수하다.
TSMC의 설계 인프라 마케팅 사업을 총괄하는 담당하는 리 석(Lee Suk) 상무는 “ 자사의 16나노미터 공정 기술은 향상된 속도 성능과 줄어든 전력 손실로 모바일 기기용 칩 설계를 위한 탁월한 선택이다”면서 “NVM(비휘발성 메모리)은 현재는 물론이고 미래에도 모바일 기기의 핵심 부품이 될 것이며, 현재의 공정 노드에서 사이덴스 OPT 기기의 초기 테스트 결과가 좋게 나온 것은 고무적이다”고 밝혔다.
사이덴스는 스탠더드 로직 CMOS 공정에 사용되며 고밀도와 높은 신뢰성, 보안성을 갖춘 비휘발성, 원타임 프로그래머블(OTP) 로 직 비휘발성 메모리(LNVM) IP를 제공하고 있다. 120개 이상의 국가에서 특허를 획득했거나 출연 중인 당사는 제조를 위한 추가적인 마스크 또는 공정 단계가 필요하지 않은 혁신적 실리콘인 1T-Fuse™ 비트셀을 기반으로 OTP 메모리 IP를 라이센스 제공한다. 사이덴스 1T-OTP 매크로는 코드 저장, 암호화 키, 아날로그 트리밍 및 기기 구성 사용을 위한 플래시, 마스크 ROM, eFuse 및 기타 임베디드와 오프-칩 NVM 기술보다 필드 프로그래머블하고 신뢰성 및 비용 효율성이 더 뛰어난 솔루션을 제공한다.
최고의 팹리스 반도체 제조회사와 IDM을 포함한 125개 기업이 사이덴스 1T-OTP를 400개 이상의 설계에 쓰이는 NVM 솔루션으로 채택했다. 고객사들은 모바일 및 소비자 기기에서부터 고온, 고신뢰성 자동차 및 산업용 전기전자에 이르는 광범위한 애플리케이션의 더욱 높은 보안성과 신뢰성, 솔루션 비용과 전력 소모 절감 효과를 인정하고 있다. 당사는 캐나다 오타와주에 본사를 두고 있으며 전세계 판매 지사를 운영하고 있다. 보다 자세한 정보는 www.sidense.com을 참조하면 된다.
웹사이트: http://www.sidense.com
연락처
Susan Cain
Cain Communications for Sidense
Tel: 408-393-4794
Email: 이메일 보내기
Jim Lipman
Sidense
Tel: 925-606-1370
Email: 이메일 보내기
Jim Lipman
Sidense
+1 925-606-1370
이메일 보내기