이달의 과학기술자상 11월 수상자, 한양대학교 박재근 교수 선정
한양대학교 박재근 교수는 과학기술부 국가지정 연구실(NRL)인 나노 SOI1) 공정 연구실을 운영하는 책임 교수로써 차세대 45nm급 이하 나노 응력 상보형 금속 산화막 반도체의 전계 트랜지스터에 적용되는 소자 핵심 기반 기술인 고성능 나노 SOI 기술을 개발하였다. 이 기술은 차세대 정보 통신용 CPU(중앙 처리 장치)와 MPU(초소형 연산 처리 장치)를 구성하는 기본 소자 제조 기술로 수백기가 헤르츠의 동작 속도와 초저전력 특성을 나타내며 테라비트급 메모리 소자의 기본 소자로서 적용될 예정이다.
반도체 제조 기술은 다양한 분야의 기술이 요구되며, 특히 설계, 제조공정 프로세스, 테스트, 조립 기술 등 전 분야에 걸쳐 국내 반도체 업체는 세계를 주도하여 왔다. 그러나 이러한 추세에 불행히도 원자재 및 공정 설비 등은 해외 의존도가 높아 경쟁국의 견제를 받아 이에 대한 기술 개발이 시급히 요구되어 온 실정이다. 특히 나노 SOI 공정 기술은 미국의 아이비엠, 인텔, 에이엠디, 모토롤라, 일본의 일본전기 등의 선진사들이 이 기술을 이끌고 있는데 이 분야의 국내 반도체 기술은 선진사보다 2년 정도 뒤쳐진 상태이며, 반드시 이 기술의 확보가 필요하다.
박재근 교수는 창의적인 기술 개발을 통하여 수년간 나노 SOI 공정 기술 개발에 대한 특성 연구 및 디바이스 특성에 맞게 디자인된 독창적인 웨이퍼 기술 개발을 시작하였으며, 학문적인 이론을 바탕으로 산업계에 필요로 하는 양산 기술까지 접목시켜 급기야 고성능 나노 SOI 공정기술을 개발하였다. 고성능 나노 SOI 공정 개발로 인하여 국내 정보 통신 소자의 핵심 소재인 나노 SOI 웨이퍼에 대한 국산화의 토대를 마련하였으며, 차세대 디바이스 소자의 구조 및 회로 기술 향상에 지대한 효과를 가져 올 것으로 예상된다.
고성능 나노 SOI 기술은 저온 나노 에피 실리콘 성장 기술 및 나노 복합 실리콘저마늄층 성장기술, 나노 층 분리 기술, 무결함 결합 기술, 나노 표면 처리 기술, 나노 소자 제조 기술 등 5개의 핵심 기술로 이루어져 있으며, 나노 기술인 NT 기술을 통하여 정보 통신 소자인 IT 기술의 융합으로 이루어진 기술이다. 이 기술에 의해 개발된 고성능 나노 SOI 기술은 기존의 기판 실리콘 대비 소자 동작 속도 20~40% 향상, 전력소비 2~4배 감소, 알파입자에 의해 야기되는 에러인 소프트에러율 2~3배 감소 등의 효과가 있다.
상기 기술의 우수성은 세계적으로 인정받아 관련 핵심 기술이 국내는 물론 해외에 특허출원(국내:25건, 해외:17건) 및 등록(국내:7건, 해외:8건)되어 그 기술의 실용 가치를 인정받고 있다. 특히 이 기술의 기반 기술로 적용된 슈퍼 실리콘 웨이퍼는 2004년 특허 기술상인 영예로운 “충무공상”을 수상하였으며, 기술적인 가치 창조는 물론 국가의 경쟁력 향상에 크게 이바지 하게 되었다. 또한 고성능 나노 SOI 공정 기술은 꿈의 디스플레이인 투명하고 휘어지는 실리콘 트랜지스터가 장착된 디스플레이 개발에 필요한 핵심 기반 기술로 적용되어 초고회상도의 마이크로 디스플레이를 개발 중에 있다.
박재근 교수는 이와 같이 국내 반도체 업체의 지속적인 메모리 산업의 세계적 우위 유지와 정보통신 소자 기술의 향상을 위한 연구개발에 혼신을 다하고 있으며 “한국의 미래 열어갈 100인” 중 “응용 기술 분야 6인”에 선정되기도 하였다.
주 : 1) SOI(Silicon On Insulator) : 실리콘에 박막의 절연체인 산화막이 삽입된 구조
웹사이트: http://www.kosef.re.kr
연락처
홍보과 문기호 042-869-6111
